上プロIII後半(回路設計) 2019
をテンプレートにして作成
[
トップ
] [
新規
|
一覧
|
単語検索
|
最終更新
|
ヘルプ
|
ログイン
]
開始行:
[[研究関係資料]]
* HDLによる回路設計、FPGAを用いた実装 [#jbf1479a]
- [[ハードウェア記述言語]]
- [[CADツール]]
- 演習メモ &ref("quartus_ex1.md"); &ref("quartus_ex1.pdf");
- cf 個人PCでquartusを実行する際はroot権限でyum install l...
** 設計演習1: stopwatch [#c40b3fe6]
- [[ハードウェア記述言語]] の最終ページ演習問題2
- 設計の手順
-- 外部仕様を決める
--- 入力: clock [1 bit], start_stop [1 bit], lap_reset [1...
--- 出力: 表示する数字 2 桁 [8 bits] (BCD->7seg変換はサン...
-- 状態遷移図を描いてみる
--- 各状態で、入力に対し出力と遷移はどうなるか
-- 状態機械と論理を記述
--- always @(posedge clock) で動作
--- 48 MHz クロックの分周も論理で記述
-- 周辺回路、ピン配置
--- cx_frame の中で、適切に線をつなぎインスタンス化する
- 補足
-- スイッチのチャタリング除去のロジックが必要かも。
-- lap状態でstart_stop押すと、表示は最初からの経過タイム...
** 設計演習2: primes [#fd13c56b]
- [[ハードウェア記述言語]] の最終ページ演習問題3
-- まずは、正しく動くこと
--- テストベンチ: &ref("prime.vt"); &ref("prime_table.v");
-- 次に、ボードのクロック周波数 48 MHz 以上で動作するよう...
-- 更に、回路規模が小さく、計算時間が短かくなるようチュー...
- 設計と最適化の方法
-- クリティカルパスを特定する
-- 1クロックサイクルで何を処理できるか見積もる
-- 各クロックサイクルの処理がバランスするように処理を分割...
-- 全体の処理フローを組み立てる
-- ブロック図と、各ブロックの状態遷移図を描く
- 回路規模
-- Total logic elememts: 使用ロジックエレメント数
-- Total RAM block bits: 使用メモリビット数
-- Embedded Multiplier 9-bit elements: 使用乗算器数
- 計算時間
-- 最大動作クロック周波数
-- サイクル数: "2" を表示してから "9973" を表示するまでの...
- 回路諸元の記録 (演算回路単体)
-- LEs: Total logic elements
-- RAM: Total RAM block bits
-- Mult: Embedded Multiplier 9-bit elements
-- Fmax (MHz): Quartus 上の動作周波数
-- cycles: サイクル数
-- 計算時間 (msec): cycles / Fmax
|設計日|設計者|LEs|RAM|Mult|Fmax|cycles|計算時間|備考|h
|2019-06-05|高木|382|0|0|27.53|62101|2.256|modを1cycleで ...
|2019-06-05|高木|369|0|0|52.55|117893|2.243|modを2c|
|2019-06-05|高木|561|0|0|50.15|65307|1.302|modを2c, 2並列|
|2019-06-05|高木|879|0|0|49.23|39604|0.804|modを2c, 4並列|
|2019-06-05|高木|1471|0|0|48.52|28148|0.580|modを2c, 8並列|
|2019-06-05|高木|1561|0|0|48.48|26486|0.546|modを2c, 8並...
||||||||||
|2019-06-20|稲益|1641|0|0|18.32|67046|3.659|ひとまずテス...
|2019-06-27|稲益|411|0|0|55.65|691432|12.424|BCD変換、除...
|2019-06-27|稲益|1596|0|0|50.39|152182|3.02|除算を8並列化|
|2019-07-18|稲益|2735|0|1|52.4|115996|2.213|除算を16並列...
||||||||||
|2019-07-12|小西|4814|0|0|5.88|75140|12.767|テストは通過(...
|2019-07-16|小西|1592|0|0|6.87|93730|13.633|BCD変換記述(...
|2019-07-18|小西|804|0|0|51.24|290813|5.675|modを4c(並列...
||||||||||
|2019-07-19|鈴木|1380|0|0|4.82|827475|171.68|テストは通過...
|2019-07-29|鈴木|1291|0|0|25.05|40698|1.624|とりあえず改...
|2019-08-07|鈴木|355|0|0|87.38|16205532|185.46|クリアした|
||||||||||
|2019-07-22|後藤|1326|0|0|22.78|2890599|126.89|テストは通...
||||||||||
|2019-07-23|杉山|1063|0|0|21.78|360168|16.537|テストは通...
|2019-07-31|杉山|1069|0|0|20.94|180110|8.601|改良(クロッ...
||||||||||
|2019-07-23|熊崎|3678|0|0|7.51|24865181|3310.94|テストは...
|2019-07-30|熊崎|3645|0|0|7.64|243138|31.824|100倍早くな...
||||||||||
|2019-07-23|福留|995|0|0|23.99|8452661|352.34|テストは通...
|2019-08-08|福留|1006|0|0|21.99|355283|16.157|テストは通...
||||||||||
|2019-07-23|山本理|1366|0|0|16.73|781444|46.71|テストは通...
|2019-08-01|山本理|351|0|0|112.46|41594070|369.9|BCD変換...
||||||||||
|2019-07-24|山本隼|5943|0|3|17.49|214986|12.291|テストは...
|2019-07-31|山本隼|1458|0|2|20.34|33714|1.657|小さく(クロ...
|2019-08-02|山本隼|945|0|2|51.46|516341|10.034|/,%を使わ...
|2019-08-08|山本隼|1319|0|1|57.0|175881|3.086|modを4cycle|
||||||||||
|2019-07-25|澤田|1050|0|0|23.72|318339|12.001|テストは通...
||||||||||
|2019-07-25|渡辺|1115|0|0|21.23|355283|16.734|テストは通...
終了行:
[[研究関係資料]]
* HDLによる回路設計、FPGAを用いた実装 [#jbf1479a]
- [[ハードウェア記述言語]]
- [[CADツール]]
- 演習メモ &ref("quartus_ex1.md"); &ref("quartus_ex1.pdf");
- cf 個人PCでquartusを実行する際はroot権限でyum install l...
** 設計演習1: stopwatch [#c40b3fe6]
- [[ハードウェア記述言語]] の最終ページ演習問題2
- 設計の手順
-- 外部仕様を決める
--- 入力: clock [1 bit], start_stop [1 bit], lap_reset [1...
--- 出力: 表示する数字 2 桁 [8 bits] (BCD->7seg変換はサン...
-- 状態遷移図を描いてみる
--- 各状態で、入力に対し出力と遷移はどうなるか
-- 状態機械と論理を記述
--- always @(posedge clock) で動作
--- 48 MHz クロックの分周も論理で記述
-- 周辺回路、ピン配置
--- cx_frame の中で、適切に線をつなぎインスタンス化する
- 補足
-- スイッチのチャタリング除去のロジックが必要かも。
-- lap状態でstart_stop押すと、表示は最初からの経過タイム...
** 設計演習2: primes [#fd13c56b]
- [[ハードウェア記述言語]] の最終ページ演習問題3
-- まずは、正しく動くこと
--- テストベンチ: &ref("prime.vt"); &ref("prime_table.v");
-- 次に、ボードのクロック周波数 48 MHz 以上で動作するよう...
-- 更に、回路規模が小さく、計算時間が短かくなるようチュー...
- 設計と最適化の方法
-- クリティカルパスを特定する
-- 1クロックサイクルで何を処理できるか見積もる
-- 各クロックサイクルの処理がバランスするように処理を分割...
-- 全体の処理フローを組み立てる
-- ブロック図と、各ブロックの状態遷移図を描く
- 回路規模
-- Total logic elememts: 使用ロジックエレメント数
-- Total RAM block bits: 使用メモリビット数
-- Embedded Multiplier 9-bit elements: 使用乗算器数
- 計算時間
-- 最大動作クロック周波数
-- サイクル数: "2" を表示してから "9973" を表示するまでの...
- 回路諸元の記録 (演算回路単体)
-- LEs: Total logic elements
-- RAM: Total RAM block bits
-- Mult: Embedded Multiplier 9-bit elements
-- Fmax (MHz): Quartus 上の動作周波数
-- cycles: サイクル数
-- 計算時間 (msec): cycles / Fmax
|設計日|設計者|LEs|RAM|Mult|Fmax|cycles|計算時間|備考|h
|2019-06-05|高木|382|0|0|27.53|62101|2.256|modを1cycleで ...
|2019-06-05|高木|369|0|0|52.55|117893|2.243|modを2c|
|2019-06-05|高木|561|0|0|50.15|65307|1.302|modを2c, 2並列|
|2019-06-05|高木|879|0|0|49.23|39604|0.804|modを2c, 4並列|
|2019-06-05|高木|1471|0|0|48.52|28148|0.580|modを2c, 8並列|
|2019-06-05|高木|1561|0|0|48.48|26486|0.546|modを2c, 8並...
||||||||||
|2019-06-20|稲益|1641|0|0|18.32|67046|3.659|ひとまずテス...
|2019-06-27|稲益|411|0|0|55.65|691432|12.424|BCD変換、除...
|2019-06-27|稲益|1596|0|0|50.39|152182|3.02|除算を8並列化|
|2019-07-18|稲益|2735|0|1|52.4|115996|2.213|除算を16並列...
||||||||||
|2019-07-12|小西|4814|0|0|5.88|75140|12.767|テストは通過(...
|2019-07-16|小西|1592|0|0|6.87|93730|13.633|BCD変換記述(...
|2019-07-18|小西|804|0|0|51.24|290813|5.675|modを4c(並列...
||||||||||
|2019-07-19|鈴木|1380|0|0|4.82|827475|171.68|テストは通過...
|2019-07-29|鈴木|1291|0|0|25.05|40698|1.624|とりあえず改...
|2019-08-07|鈴木|355|0|0|87.38|16205532|185.46|クリアした|
||||||||||
|2019-07-22|後藤|1326|0|0|22.78|2890599|126.89|テストは通...
||||||||||
|2019-07-23|杉山|1063|0|0|21.78|360168|16.537|テストは通...
|2019-07-31|杉山|1069|0|0|20.94|180110|8.601|改良(クロッ...
||||||||||
|2019-07-23|熊崎|3678|0|0|7.51|24865181|3310.94|テストは...
|2019-07-30|熊崎|3645|0|0|7.64|243138|31.824|100倍早くな...
||||||||||
|2019-07-23|福留|995|0|0|23.99|8452661|352.34|テストは通...
|2019-08-08|福留|1006|0|0|21.99|355283|16.157|テストは通...
||||||||||
|2019-07-23|山本理|1366|0|0|16.73|781444|46.71|テストは通...
|2019-08-01|山本理|351|0|0|112.46|41594070|369.9|BCD変換...
||||||||||
|2019-07-24|山本隼|5943|0|3|17.49|214986|12.291|テストは...
|2019-07-31|山本隼|1458|0|2|20.34|33714|1.657|小さく(クロ...
|2019-08-02|山本隼|945|0|2|51.46|516341|10.034|/,%を使わ...
|2019-08-08|山本隼|1319|0|1|57.0|175881|3.086|modを4cycle|
||||||||||
|2019-07-25|澤田|1050|0|0|23.72|318339|12.001|テストは通...
||||||||||
|2019-07-25|渡辺|1115|0|0|21.23|355283|16.734|テストは通...
ページ名: